Research Hub

대학 자원

대학 인프라와 자원을 공유해 공동 연구와 기술 활용을 지원합니다.

Loading...

특허 리스트

반도체 영역의 선택적 식각방법

구분 특허/실용/디자인/상표
특허등록일자 2010-12-09
취득구분 등록
기술분류 재료
지식재산유형 국내출원
등록번호(특허) 1010017730000
출원(등록)번호 10-2008-0097552
출원형태
발명자수 1
DOI 값
주요내용
특허 이미지

본 발명은 n-GaN계열의 제1 반도체영역과 상기 제1 반도체영역과 다른 도핑 농도를 갖는 n-GaN계열의 제2반도체 영역을 포함하는 반도체 구조물을 양극으로 하고 전해액을 음극으로 하여 전해 에칭을 수행하여, 제1 반도체영역과 제2 반도체 영역의 에칭 속도가 서로 다르게 하여 반도체 영역의 선택적 식각방법 및 반도체소자를 기판으로부터 분리하는 방법을 제공한다. GaN, 기판 분리, 전해액, 전해에칭

발명자 정보

이름 소속
류상완 전남대학교 물리학과