직접 주변회로의 레이아웃 단위의 계속성을 유지해가면서 용장 메모리 셀의 중앙 배치를 실현할 수 있고, 메모리 셀과 직접 주변회로와의 종합적인 수율을 향상시킬 수 있는 반도체 기억장치이다. 계층형 워드선 구성, 다분할 비트선 구성을 이용한 64M 비트 혹은 256M 비트 DRAM으로서, 메인 로 디코더영역, 메인 워드 드라이버영역, 컬럼 디코더영역, 주변회로/본딩 패드영역, 메모리 셀 어레이, 센스 앰프영역, 서브 워드 드라이버영역,교차영역 등이 반도체 칩 상에 형성되며, 메모리 셀 어레이(15)는 정규 메모리 셀에 대해서 워드선 방향, 비트선 방향의 거의 중앙에 워드계, 컬럼계의 용장 메모리 셀이 배치되고, 이것에 인접하는 서브 워드 드라이버, 센스 앰프의 직접 주변회로도 통상의 반복 단위를 유지하여 중앙에 용장용 셀이 배치되어 있다. 메모리 셀 어레이, 센스 앰프 영역, 서브 워드 드라이버영역, 교차영역