본 발명은 반도체 소자의 페키징 방법에 관한 것으로, 더욱 상세하게는 전자부품이 실장된 인쇄회로기판을 준비하는 단계(S10); 준비된 인쇄회로기판의 상면으로 EMC(epoxy molding compound)를 일정 두께로 도포하는 EMC 도포단계(S20); EMC가 도포된 인쇄회로기판의 각 부품 사이를 레이저컷팅, 포토리소그래피, 반응성 이온식각, 나노 임프린트 중 하나의 방법을 이용하여 도통홀(Via hole)을 형성시키는 도통홀(Via hole) 형성단계(S30); 전자파 차폐기능이 있는 도전성이 높은 금속재로 이루어진 전자파 차폐재를 무전해 도금이나 전해 도금을 이용하여 EMC 상부면과 수평이 되도록 도통홀(Via hole)을 충진시키는 전자파 차폐재 도통홀(Via hole) 충진단계(S40); EMC 표면과 도통홀(Via hole) 표면 위로 전자파 차폐기능이 있는 도전성이 높은 금속재로 이루어진 전자파 차폐재를 이용하여 균일한 두께가 유지되도록 일정 두께로 코팅하는 전자파 차폐재 코팅단계(S50);를 포함하여 이루어진다.