Loading...
2009
ITU-T J.83 ANNEX B의 Parity Checksum Generator를 위한 병렬 처리 구조
Parallel Processing Architecture for Parity Checksum Generator Complying with ITU-T J.83 ANNEX B
한국통신학회
임회정
논문정보
- Publisher
- 한국통신학회논문지
- Issue Date
- 2009-06-30
- Keywords
- -
- Citation
- -
- Source
- -
- Journal Title
- -
- Volume
- 34
- Number
- 6
- Start Page
- 619
- End Page
- 625
- DOI
- ISSN
- 12264717
Abstract
이 논문은 ITU-T Recommendation J.83 Annex B 에서 패킷 동기화와 에러 검출을 위해 사용된 패리티 체크
섬 생성기의 병렬 구조를 제안한다. 제안된 병렬 처리 구조는 기존의 직렬 처리 구조에서 일어나는 병목현상을
제거하여 패리티 체크섬을 생성하는데 필요한 처리 시간을 상당히 줄여준다. 실험 결과는 제안된 병렬 처리 구조
가 16%의 면적증가로 처리 속도를 83.1%나 줄일 수 있다는 것을 보여준다.
Key Words : Parity Checksum, Parallel Syndrome, ITU-T J.83 Annex B, Checksum Generator,
Syndrome Generation.
- 전남대학교
- KCI
- 한국통신학회논문지
저자 정보
| 이름 | 소속 |
|---|---|
| 임회정 | 데이터사이언스학과 |