Loading...
2012
4비트 SONOS 전하트랩 플래시메모리를 구현하기 위한 기판 바이어스를 이용한 2단계 펄스 프로그래밍에 관한 연구
A Study on a Substrate-bias Assisted 2-step Pulse Programming for Realizing 4-bit SONOS Charge Trapping Flash Memory
한국전기전자재료학회
이현용
논문정보
- Publisher
- 전기전자재료학회논문지
- Issue Date
- 2012-06-15
- Keywords
- -
- Citation
- -
- Source
- -
- Journal Title
- -
- Volume
- 25
- Number
- 6
- Start Page
- 409
- End Page
- 413
- DOI
- ISSN
- 12267945
Abstract
본 논문에서는 SONOS 메모리의 1셀 4비트 동작을 구현하기 위하여 기판 바이어스를 이용한 2단계 펄스 프로그래밍 방법을 제안하였다. 게이트 바이어스를 이용한 2단계 펄스 프로그래밍 방법과 CHEI 방법보다 이 프로그래밍 방법에 의한 프로그램 시간과 전압이 상당히 감소되었다. 다중-레벨 특성을 위한 4개의 문턱전압 상태의 차이가 10년 동안 최소한 0.5 V 이상 유지되는 것을 확인하였다.
- 전남대학교
- KCI
- 전기전자재료학회논문지
저자 정보
| 이름 | 소속 |
|---|---|
| 이현용 | 화학공학부 |