Loading...
2017
이분법을 이용한 CMOS DFF의 불안정상태 구간 측정
Metastability Window Measurement of CMOS DFF Using Bisection
한국전자통신학회
논문정보
- Publisher
- 한국전자통신학회 논문지
- Issue Date
- 2017-04-30
- Keywords
- -
- Citation
- -
- Source
- -
- Journal Title
- -
- Volume
- 12
- Number
- 02
- Start Page
- 273
- End Page
- 280
- DOI
- ISSN
- 19758170
Abstract
반도체 기술이 발전함에 따라 다수의 CPU를 하나의 칩에 구현하게 되었으며, 시스템의 요구사항을 맞추기 위하여 클럭 주파수는 점점 더 빨라지고 있다. 그러나 클럭 주파수를 증가시키는 것은 클럭 동기화 같은 시스템의 오동작을 일으키는 문제들을 유발시킬 수 있으므로 디지털 칩 설계 시에 불안정 상태 문제를 피하는 것이 아주 중요하다. 본 논문에서는 온도, 전원, 전달 게이트의 크기에 따라 Hspice의 이분법을 사용하여 불안정상태 구간을 측정한다. 모의 실험을 위하여 180nm CMOS 공정으로 D-FF을 설계하였고, 모의 실험 결과에서 준비기간과 유지기간은 온도와 전달 게이트의 크기에 대하여 정비례하고, 전원전압에는 역비례 한다는 것을 확인하였다.
- 전남대학교
- KCI
- 한국전자통신학회 논문지
저자 정보
| 이름 | 소속 | ||
|---|---|---|---|
| 등록된 데이터가 없습니다. | |||