Research Hub

대학 자원

대학 인프라와 자원을 공유해 공동 연구와 기술 활용을 지원합니다.

Loading...

논문 리스트

2008
Full-pipelined CTR-AES를 이용한 Giga-bit 보안모듈 설계 A design of Giga-bit security module using Fully pipe-lined CTR-AES
한국해양정보통신학회
논문정보
Publisher
한국해양정보통신학회논문지
Issue Date
2008-06-02
Keywords
-
Citation
-
Source
-
Journal Title
-
Volume
12
Number
6
Start Page
1026
End Page
1031
DOI
ISSN
12266981
Abstract
현재 가정과 소규모 사업장에서 재정적인 변화와 개인 커뮤니케이션 그리고 원격의료에 이르기까지 점점 GPON 사용이 일반화 되어가고 있다. 이러한 PON의 다중사용 때문에 개인정보 보호와 커뮤니케이션 보호를 위한 보안의 필요성이 더더욱 커지고 있다. 이를 위해 이 논문에서는 Virtex4 FPGA를 기반으로 AES의 카운터 모드를 구현하였다. 본 논문에서 구현된 구조는 pipeline 구조 구현을 위하여 크게 세 가지 특징을 가지고 있는데 1) composite filed 연산을 이용한 Subbyte, 2) efficient MixColumn transformation, 그리고 3)on-the-fly key scheduling이다. 구현된 S-box는 면적의 17% 감소와 on-the-fly key 스케줄링 기법으로 pipeline 구조에 특화된 key-expander 기능을 구현하였다.

저자 정보

이름 소속
등록된 데이터가 없습니다.